

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 57-114277

(43)Date of publication of application : 16.07.1982

(51)Int.Cl.

H01L 29/72

H01L 29/08

H01L 29/40

(21)Application number : 56-000617

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 06.01.1981


(72)Inventor : SAEKI SHUZO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enhance the reliability of a semiconductor device by providing a flat plate-shaped electrode terminal of a main electrode on the main electrode of a semiconductor substrate assembled with the main electrode and a control electrode in a region in which a control electrode is not provided.

CONSTITUTION: Flat plate-shaped electrode terminals 171-174 connected to main electrodes are formed on main electrodes in which a control electrode of a semiconductor substrate 11 assembled with main electrodes (emitter electrodes) 161-164 and control electrode (base electrode) 15 are provided. In this manner, a wire bonding can be facilitated to improve the reliability of a semiconductor device.



① 日本国特許庁 (JP)
② 公開特許公報 (A)

① 特許出願公開
昭57—114277

⑤ Int. Cl.³
H 01 L 29/72
29/08
29/40

識別記号
庁内整理番号
7514—5F
7514—5F
7638—5F

③ 公開 昭和57年(1982)7月16日

発明の数 1
審査請求 未請求

(全 8 頁)

④ 半導体装置

京芝浦電気株式会社トランジスタ工場内

⑥ 特 願 昭56—617
⑦ 出 願 昭56(1981)1月6日
⑧ 発 明 者 佐伯修三
川崎市幸区小向東芝町1番地東

⑨ 出 願 人 東京芝浦電気株式会社
川崎市幸区堀川町72番地
⑩ 代 理 人 弁理士 鈴江武彦 外2名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体基板の上面に設けられた一導電層の第1不純物領域と、この不純物領域内にその領域の同一平面に露出するように設けられ、少なくとも一部が該領域に対して相互に入り込んだ形状をなす導電層の第2不純物領域と、これら不純物領域上の一部に夫々設けられた第1電極および第2電極と、前記第1不純物領域および第2不純物領域が相互に入り込んだ部分に設けられた前記第2電極の平板状電極端子とを具備し、前記平板状電極端子が設けられる領域外の第1不純物領域上に前記第2電極に対して分離した前記第1電極を設け、かつ前記平板状電極端子を第1電極の存在しない領域の第2電極上に設けたことを特徴とする半導体装置。

3. 発明の詳細な説明

本発明は半導体装置に関し、より具体的には

パワー半導体装置において大電流を取出すための端子構造に係る。

例えばパワートランジスタでは、電流増幅率を増大するために、エミッタ領域とベース領域とを互いに入り組ませて両者間の対向長を大きくした構造が採用されている。第1図(A)はこのように形成されたパワートランジスタの平面図、第1図(B)および(C)は夫々同図(A)のB-B線、C-C線に沿った断面図である。これらの図において、1はコレクタ領域を兼ねたシリコン基板である。該シリコン基板1の上面にはP型のベース領域2が形成されている。ベース領域2には4つの独立したN型のエミッタ領域4₁、4₂、4₃、4₄がシリコン基板1の上面に露出して凸状形成されている。各エミッタ領域4₁～4₄は、中央の幹部からその両側で指状に突出した入り組んだ形状を有している。この形状は第1図(A)のD-D線に沿った断面図である第1図(D)に現われている。同図(D)において4₁～4₄はエミッタ領域4₁の指状突起であり、4₁

〜4'はエミッタ領域4'の樹状突起である。従ってベース領域2とエミッタ領域4'〜4'とは、エミッタ領域の樹状突起の部分で相互に入り込んでいる。上記ベース領域2の露出表面にはA&層からなるベース電極5が形成されており、エミッタ領域4'〜4'上にはA&層からなるエミッタ電極6'〜6'が形成されている。この結果、第1図(図)に示すように、ベース電極5とエミッタ電極6'〜6'とは相互に入り込んだ状態になっている。第1図(図)〜(図)において、7はコレクタ電極である。

上記構成からなる従来のパワートランジスタにおけるベース電極およびエミッタ電極の取出しは、ベース電極5およびエミッタ電極6'〜6'にA&層からなる取出しリードを超音波溶接などの方法で接続して行われていた。これは、ベース電極5およびエミッタ電極6'〜6'の傾が鋭角で、かつベース電極5と同一レベルにあるため、これ以外に電極の取出しができないからである。この場合、ベース電極5の取出し

リードは一本ですみ。しかもベース電極は比較的小さいからそれ程問題にはならない。しかし、エミッタ電極からの取出しリードは各エミッタ電極4'〜4'の夫々に必要であり、この場合夫々のエミッタ電極4'〜4'から取出された4本の取出しリードは共通の集電端子に接続される。そして、このように取出されたエミッタ電極4'〜4'からの取出しリードを溶けるエミッタ電極は極めて大きい。従って、このように細いA&層からなる樹状取出しリードをワイヤボンディングして集電端子を形成したパワートランジスタでは取出しリードの接続部における信頼性の点で問題があった。また、電源電圧100V以上の直流電圧で使用することが多いから、トランジスタが故障した場合に取出しリードが溶断し、溶断部ではアークが発生して焼損の危険があるなどの問題があった。

そこで、このような問題を解決するため、エミッタ領域を突出させた構造を有する同様のパワートランジスタが製造されている。第2図

(B')および(C')にその一例を示す。同図(B')、(C')は第1図(図)および(図)に対応する断面図である。平面図は第1図(図)と同一であるため省略した。これら断面図に示すように、4つの独立したエミッタ領域4'〜4'はベース領域2の表面から突出して形成されている。なお、第1図(図)、(図)に対応する部分には同一の参照番号を付してある。上記構造からなるパワートランジスタでは、第1図(図)に対応する断面図である第2図(D')で示すように、エミッタ領域4'〜4'上を覆う導電性の金属平膜8を各エミッタ電極6'〜6'に圧接または接合することにより集電端子を形成することができる。従って、各エミッタ電極からの取出しリードによってエミッタからの集電端子を形成したときのようなボンディングの信頼性の問題および取出しリードの溶断等の問題は生じない。しかし、この場合にはエミッタ領域4'〜4'を突出構造とするためにシリコン基板1の表面をエミッタ領域4'〜4'の形状に合わせてメサエッチングしなければなら

ず、製造工程が複雑になり、特にエミッタ領域が微細な場合にはこのメサエッチング自体が極めて困難であるという問題があった。

本発明は上述の事情に鑑みてなされたもので、例えばパワートランジスタのエミッタ電極のように大電流が流れる集電の主電極に対して信頼性の高い共通の集電端子を形成でき、かつ簡易な製造工程で製造できる構造を具備した半導体装置を提供するものである。

以下第3図(a)〜(d)を参照して本発明の1実施例を説明する。

第3図(a)は本発明の1実施例によるパワートランジスタの平面図、第3図(b)、(c)、(d)は夫々同図(a)におけるト〜ト線、ト〜ト線、ト〜ト線に沿った断面図である。これらの図において1はコレクタ領域を兼ねたシリコン基板である。該シリコン基板1の上面側には第1不純物領域としてのP型のベース領域1'が形成されている。このベース領域1'には第2不純物領域としての4つの独立したエミッタ領域

14、～14、がシリコン基板11の上面に露出して埋込形成されている。各エミッタ領域14、～14、は中央の幹部と、該幹部の両側に突出した多数の樹状突起からなる入り組んだ形状を有している。この状態は第1図(d)に示されている。同図において、14a、～14a、はエミッタ領域14、の樹状突起であり、14b、～14b、はエミッタ領域14、の樹状突起である。従って、ベース領域12とエミッタ領域14、～14、とは、エミッタ領域の樹状突起の部分で相互に入り込んでいる。上記各エミッタ領域14、～14、上にはALの蒸着層からなる第2電極としてのエミッタ電極16、～16、が夫夫形成されている。その結果、エミッタ電極16、～16、はエミッタ領域14、～14、の各樹状突起に対応した樹状突起を有する。これら夫々のエミッタ電極16、～16、上には、導電性の金属からなるエミッタ電極端子17、～17、が、エミッタ電極における樹状突起の一部を覆って設けられている。このエミッタ電極

端子17、～17、は対応するエミッタ電極16、～16、に接合されているもよく、また圧着する構造としてもよい。他方、前記ベース領域12上にはALの蒸着層からなるベース電極18がエミッタ電極16、～16、と分離して形成されている。ただし、ベース領域12がエミッタ領域14、～14、の樹状突起と相互に入り込んで形成されている部分においては、この部分に設けられた前記エミッタ電極端子17、～17、で覆われたベース領域12上には第1電極としてのベース電極18は形成されていない。従って、エミッタ電極端子17、～17、はベース領域12とエミッタ領域14、～14、が相互に入り込んだ部分を覆っているが、ベース電極18とは接触せず、対応するエミッタ電極16、～16、のみと接触している。なお、第1図(a)～(c)において、18はコレクタ電極である。

以上の構成からなる本発明のパワートランジスタでは、エミッタ電極16、～16、のみに

接触し、ベース電極18よりも上方に突出したエミッタ電極端子17、～17、を設けてあるから、このエミッタ電極端子17、～17、上に金属平版を接合または押圧することにより、エミッタ領域14、～14、の全てに接触されたエミッタ電極端子を形成することができる。これを第3図(a)の断面図に対応する断面図で示したのが第4図である。同図において、18がエミッタの集電端子である。従ってエミッタ電極17、～17、の夫々からこれにボンディングされた取出しリードを用いずにエミッタの集電端子を形成でき、取出しリードにおけるボンディングの信頼性の問題および取出しリードの切断の問題を回避することができる。またエミッタ領域14、～14、自体を突出構造にしないでもよいから、メサエッチングを行なう必要がなく、製造工程が簡便になることもない。

ところで、上記本発明によるパワートランジスタでは、ベース領域12とエミッタ領域14、～14、とが相互に入り込んだ部分において、ベース電

極18のエミッタ電極端子17、～17、で覆われた部分にはベース電極18が形成されていない。従って、ベース電極が形成されていないベース領域12の部分ではベース抵抗が増大することになる。しかし、ベース電極は電流増幅率を β としてコレクタ電流の $1/\beta$ 、通常のパワートランジスタでは $1/10$ と小さいから、上記本発明のパワートランジスタにおけるベース抵抗の増大による電流増幅率 β の低下は比較的小さくて済む(もし、エミッタ抵抗が増大するのであれば、これによる電流増幅率 β の低下はベース抵抗が増大する場合の β 倍となる)。このように、本発明によるパワートランジスタはベース抵抗の多少の増大を容認し、その代償として製造が容易かつ信頼性の高い多数エミッタからの集電端子構造を達成したものである。

なお、本発明は複数個のパワートランジスタのエミッタ電極から共通の集電端子を形成する場合にも応用することができる。このとき、個々のパワートランジスタが上記実施例のように

複数の独立したエミッタ電極を有するものである場合、また単一のエミッタ電極を有するものである場合の何れの場合にも本発明の適用することができる。

また、上記実施例において、例えばエミッタ領域141の側面突起が独立したエミッタ領域として形成され、この各エミッタ領域上にエミッタ電極が形成されていたとすると、この場合、エミッタ端子171はそのまゝこれら独立したエミッタ電極の集電端子となる。本発明におけるこのような実施例の平面図を第5図に示す。同図において、20はベース電極、211〜214はエミッタ電極、22はエミッタ集電端子である。この種の実施例の変形例の平面図を第6図に開示する。同図において、20'はベース電極、211'〜214'はエミッタ電極、22'はエミッタ集電端子である。この変形例は全体の形状が円形であり、大きさの異なる複数の独立したエミッタ領域が放射状に形成されている点で第5図の実施例と相違しているが、両者は同じ種類の実施例である。

他の集電端子が形成されたパワー半導体装置において、信頼性が高く、かつ製造が容易な前記集電端子構造を具備したパワー半導体装置を提供できるものである。

4. 図面の簡単な説明

第1図(A)は従来のパワートランジスタの平面図、第1図(B)〜(D)は夫々同図(A)におけるB-B線、C-C線およびD-D線に沿う断面図、第2図(B')および(C')はエミッタ領域を突出構造とした従来のパワートランジスタの第1図(B)および(C)に対応する断面図、第3図(D)は突出エミッタ構造のパワートランジスタにエミッタ集電端子を形成した第1図(D)に対応する断面図、第3図(a)は本発明の1実施例になるパワートランジスタの平面図、第3図(b)〜(d)は同図(a)のb-b線、c-c線およびd-d線に対応する断面図、第4図は第3図(a)〜(d)に示される本発明の1実施例になるパワートランジスタに複数エミッタの集電端子を形成した第3図(a)に対応する断面図、第5図および第6図は本発明の他の

る。

更に、本発明はパワートランジスタのみならずパワートランジスタのベース電極およびエミッタ電極に対応する第1電極および第2電極（第1電極を流れる電流が第2電極を流れる電流よりもかなり小さい関係にあるもの）を有し、かつその両者が半導体基板の同一表面上に形成される他のパワー半導体装置にも適用することができる。このような半導体装置としては、例えば第1電極としてのゲート電極および第2電極としてのカソードを有するゲートターンオフサイリスタ、第1電極としてのゲート電極および第2電極としてのソース電極またはドレイン電極を有する大電力の静電誘導型トランジスタを挙げることができる。

以上詳述したように、本発明によれば、主電極（上述の第2不純物領域）領域と制御電極領域（上述の第1不純物領域）が入り組んだ状態で半導体基板の同一表面上に露出して形成され、主電極領域上に形成された複数の主電極から共


実施例になるパワートランジスタの平面図である。

11…シリコン基板、12…ベース領域、141〜144…エミッタ領域、15…ベース電極、161〜164…エミッタ電極、171〜174…エミッタ端子、18…コレクタ電極、19…集電端子、20、20'…ベース電極、211〜214、211'〜214'…エミッタ電極、22、22'…集電端子。

出願人代理人 弁護士 鈴 江 武 彦


※ 1 図

(A)




※ 1 図


(B)



(C)




(D)




※ 2 図


(B')






(C')



(D')





手続補正書(方式)

昭和56年5月25日

特許庁長官 島田 善 樹 殿

1. 事件の表示

特願第56-617号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

(807) 東京芝浦電気株式会社

4. 代理人

住所 東京都港区虎ノ門1丁目26番5号・第17ビル
〒105 電話 03(502)3181(大代表)

氏名 (5847) 弁護士 鈴 江 武 彦

5. 補正命令の日付

昭和56年4月28日

6. 補正の対象

明細書、図面

7. 補正の内容

- (1) 別紙の第2図(A)を加入します。
- (2) 第2図(B)、第2図(C)、および第2図(D)を別紙図面に赤字で示す通り訂正します。
- (3) 明細書第13頁第8行~第13行に「第2図(B)および(C)はエミッタ領域を……第1図(D)に対応する断面図、」とある記載を、「第2図(A)はエミッタ領域を突出部とした従来のパワートランジスタの平面図、第2図(B)および(C)は夫々第2図(A)におけるB-B線およびC-C線に沿う断面図、第2図(D)は第2図(A)~(C)のパワートランジスタにエミッタ集電端子を形成した状態を第2図(A)のD-D線に沿う断面図で示す図、」と訂正します。
- (4) 明細書第4頁第20行~第5頁第13行に「第2図(B)および(C)にその一例を図示する。……形成することができる。」とある記載を、「第2図(A)はその1例を示す平面図であり、第2図(B)および(C)は夫々第2図(A)のB-B線およびC-C線に沿う断面図である。こ

これらの図に示すように、4つの独立したエミッタ領域(4₁')~(4₄')はベース領域2の表面から突出して形成されている。それ以外は第1図(A)~(D)のパワートランジスタと同じ構造(従つて、平面図は両者とも全く同一である)を有し、対応する部分には同一の参照符号を付してある。

上記構造からなるパワートランジスタでは、第2図(A)のD-D線に沿う断面図により示すように、エミッタ領域(4₁')~(4₄')上を覆う導電性の金属平板8を各エミッタ電極5₁~5₄に圧接または接合することにより集電端子を形成することができる(第2図(D)図示)。」と訂正します。

第2図

(A)

